DC/AC电气特性和AC
13µm（HiP7）成员的时序规范
PowerQUICC II系列集成通信
处理器MPC8272、MPC8248、MPC8271、，
以及MPC8427。它们在单个芯片上包括32位
包含内存的Power Architecture®内核
管理单元（MMU）以及指令和数据缓存
并且实现功率架构指令集；
修改的通信处理器模块（CPM）；和
用于加密的集成安全引擎（SEC）（
仅MPC8272和MPC8248）。
1.1特点
SoC的主要功能如下：
•双问题整数（G2_LE）核心
-MPC603e微处理器的核心版本
-支持266–400 MHz频率的系统核心微处理器
-单独的16 KB数据和指令缓存：
–四路集合关联
–物理寻址
–LRU更换算法
-符合Power Architecture®标准的内存管理单元（MMU）
-通用片上处理器（COP）测试接口
-支持总线侦听以实现缓存一致性
-浮点单元（FPU）支持浮点运算
-支持缓存锁定
•低功耗
•内部逻辑（1.5 V）和I/O（3.3 V）的独立电源
•G2_LE核心和通信处理器模块（CPM）的单独PLL
-G2_LE核心和CPM可以以不同频率运行，以实现功率/性能优化
-内部核心/总线时钟乘法器，提供2:1、2.5:1、3:1、3.5:1、4:1、4.5:1、5:1、，
5.5:1, 6:1, 7:1, 8:1
-内部CPM/总线时钟乘法器，提供2:1、2.5:1、3:1、3.5:1、4:1、5:1、6:1、8:1的比率
比率
•64位数据和32位地址60x总线
-总线支持多个主机设计，最多两个外部主机
-支持单次传输和突发传输
-64、32、16和8位端口大小由片上存储器控制器控制
•60x至PCI桥
-可编程主机桥和代理
-32位数据总线，66 MHz，3.3 V
-同步和异步60x和PCI时钟模式
-外部PCI主机可用的所有内部地址空间
-用于内存块传输的DMA
–PCI-60x地址重新映射
•系统接口单元（SIU）
-时钟合成器
-重置控制器
-实时时钟（RTC）寄存器
-周期中断计时器
-硬件总线监视器和软件看门狗计时器
-IEEE 1149.1 JTAG测试访问端口
•八组存储器控制器
-到SRAM、页模式SDRAM、DRAM、EPROM、Flash和其他的无胶接口
用户可定义的外围设备
-字节写入启用
-具有可编程存储体大小的32位地址解码器
-三个用户可编程机器、通用芯片选择机器和页面模式
流水线SDRAM机
-字节选择64位总线宽度（60x）
-SDRAM专用接口逻辑
•禁用CPU模式
